隨著數(shù)據(jù)中心等設(shè)施傳輸帶寬需求持續(xù)增長，單一鏈路信號速率已經(jīng)達(dá)到56Gbps，信號跳變時(shí)間陡峭至10幾ps量級，端口密度也在提升，比如400G標(biāo)準(zhǔn)，接口支持8路56Gbps PAM-4信號，交換設(shè)備可以支持幾十甚至上百路高速鏈路端口，但由于芯片、板級、接口模塊內(nèi)布線空間的限制，串?dāng)_問題變的越發(fā)明顯。

另外，對于低成本的產(chǎn)品，為了降低成本減少PCB的層數(shù)，信號集中走在表層，而高密度的表層走線遠(yuǎn)端串?dāng)_會非常明顯;另一方面，超高速鏈路有從NRZ到PAM-4的演進(jìn)趨勢，信號本身的信噪比就下降超過9dB，串?dāng)_引起的噪聲占比就更加明顯。所以在高速鏈路中，除了傳統(tǒng)的鏈路匹配、損耗、抖動等問題之外，串?dāng)_問題甚至成了高速鏈路中信號完整性主導(dǎo)性的問題，分析和降低串?dāng)_也成為高速設(shè)計(jì)中必不可少的環(huán)節(jié)。

今天我就為大家簡要介紹一種使用示波器分析和定位串?dāng)_問題的方法。

首先我們先來看一下串?dāng)_是如何產(chǎn)生的

▼

由于傳輸線之間的間距有限，在傳輸線之間存在著電磁干擾，以下圖為例，左右兩條傳輸線，以共同的參考地平面，通過介質(zhì)形成電場，并在靠近的區(qū)域交疊，形成了互容，在左面?zhèn)鬏斁€導(dǎo)體中有電流流過，通過互容耦合到另外一條受侵害傳輸線的導(dǎo)體，耦合電流將向受侵害傳輸線兩端傳播。

另外一方面，根據(jù)楞次定律，左面?zhèn)鬏斁€流經(jīng)電流發(fā)生變化引起磁通量的變化，被耦合到的右面的傳輸線形成反向電流，以阻礙入侵者磁通的變化。我們稱左面的為入侵信號或干擾源，右面的為受侵害信號，這樣的磁場耦合，形成互感。

這兩種耦合關(guān)系

可以用下面的基本互容、互感的模型圖來表示

▼

用數(shù)學(xué)公式表達(dá)互感和互容形成的能量的傳遞公式如下

根據(jù)上面所說的互容和互感效應(yīng)，在干擾源發(fā)出激勵(lì)信號，會在受侵害信號上產(chǎn)生反向和前向電流，從而形成近端串?dāng)_(NEXT)和遠(yuǎn)端串?dāng)_(FEXT)，(下圖摘自Intel的膠片)，綜合來看，近端串?dāng)_是由互容和互感形成的耦合電流的疊加，遠(yuǎn)端串?dāng)_是互容引起的電流和互感形成的耦合電流相減。

如果在入侵鏈路末端和受侵害鏈路的兩端都匹配端接，近端形成的是兩種串?dāng)_的同向疊加，幅度是正值，以微帶線為例，通常來說互感引起的耦合電流要更大，所以在遠(yuǎn)端疊加形成的串?dāng)_為負(fù)。

入侵階躍信號邊沿從源端開始傳輸，在受侵害鏈路形成反向傳輸波，一直到入侵信號抵達(dá)鏈路末端，受侵害鏈路反向傳輸波形在遠(yuǎn)端再經(jīng)過一個(gè)單程傳輸延遲傳到近端，這樣近端串?dāng)_形成的同向脈沖的寬度就是信號傳輸延遲的兩倍。

而入侵信號通過互感在受侵害鏈路上形成的反向電流大過由于互容引起的正向電流，所以在受侵害鏈路形成負(fù)脈沖，它與入侵信號傳輸方向一致，形成的脈沖會隨著信號的傳輸不斷累加，幅度會逐漸變大，在遠(yuǎn)端與入侵信號邊沿同步到達(dá)，在遠(yuǎn)端形成脈寬與入侵信號上升時(shí)間相等的負(fù)脈沖，如果入侵信號上升時(shí)間越陡峭，形成的串?dāng)_幅度就會越大。

下面是通過仿真得到的受干擾的靜態(tài)鏈路上

形成的近端和遠(yuǎn)端串?dāng)_的波形

我們也可以通過簡單的實(shí)驗(yàn)，來理解實(shí)際的串?dāng)_影響，使用信號發(fā)生器在PCB板鏈路上激勵(lì)信號，在耦合通道上看到的近端和遠(yuǎn)端實(shí)測的串?dāng)_信號波形，黃色波形為串?dāng)_源階躍信號，綠色為受干擾鏈路的響應(yīng)波形，可以看到在近端和遠(yuǎn)端分別形成正負(fù)脈沖。

前面我們分析的是受侵害鏈路在靜態(tài)狀態(tài)下受到干擾的情況，如果受侵害鏈路也在有信號傳輸，被干擾信號的眼圖在串?dāng)_的作用下會變成什么樣呢?

下面我們通過下圖展示的FPGA板上串?dāng)_鏈路實(shí)際測試案例，來分析各種串?dāng)_問題對高速信號會帶來哪些影響。

下圖是觀測鏈路中發(fā)出的5Gbps的信號，芯片打開了去加重，經(jīng)過10英寸左右走線，連接到示波器，我們可以看到在信號中測試的眼圖很清晰，為了簡化起見，我們以50%的位置測量眼高EH，以0電平threshold測試眼寬EW，直接從測量數(shù)據(jù)得到眼高眼寬，可以看到眼高和眼寬分別達(dá)150mv和173ps

我們原始信號做FFT，信號幅度譜線也很清楚，信號是PRBS碼型，譜包絡(luò)呈現(xiàn)Sinc2(x)的形狀，按信號速率/碼型長度等頻率間隔分布譜線。

我們原始信號做FFT，信號幅度譜線也很清楚，信號是PRBS碼型，譜包絡(luò)呈現(xiàn)Sinc2(x)的形狀，按信號速率/碼型長度等頻率間隔分布譜線。

下面打開同速率的相鄰鏈路，在遠(yuǎn)端連接到示波器，我們看到被侵害信號上會出現(xiàn)多個(gè)高分布概率的波形累計(jì)，眼線變得很粗，這些實(shí)際就是由于干擾信號通過遠(yuǎn)端串?dāng)_形成的窄脈沖疊加在了受侵害信號上，使得信號的張度變小。

如果我們關(guān)閉受侵害鏈路，只打開串?dāng)_信號，我們在受侵害鏈路可以明顯看到幾十毫伏的小脈沖，脈沖寬度接近干擾信號的跳變時(shí)間。

我們再打開FFT，可以看到在信號頻譜中藏著近端串?dāng)_引入的噪聲，相比較遠(yuǎn)端穿繞這個(gè)噪聲的能量主要集中在更低的信號速率的頻段范圍內(nèi)，近端串?dāng)_形成的脈沖寬度與鏈路傳輸延遲有關(guān)，在時(shí)域來看噪聲分布比較均勻。

如果我們同時(shí)打開兩個(gè)相鄰鏈路的信號，在近端和遠(yuǎn)端共同作用形成串?dāng)_，我們發(fā)現(xiàn)，受侵害鏈路的眼圖張度變的小很多，這時(shí)候眼高和眼寬分別降低為是63mv和133ps，與之前的干凈的原始信號比較，眼高和眼寬分別縮小了60%和25%。

上面我們所說的都是考慮傳輸線之間的串?dāng)_，另外一方面，也要考慮電源紋波和噪聲等問題對高速鏈路影響，雖然不同于高速鏈路之間的電磁干擾，但因?yàn)殡娫丛肼暫图y波也會進(jìn)一步惡化信號的噪聲和抖動，所以我們也把這部分歸為廣義的串?dāng)_，下圖是使用電源軌探頭N7020A對Serdes IO供電電壓和PLL供電電壓的測量結(jié)果，可以看到電源上存在低頻紋波、跌落和高頻噪聲等現(xiàn)象

上述電源施加于高速IO以及PLL供電時(shí)，對高速鏈路信號的幅度和相位都會產(chǎn)生影響，導(dǎo)致高速信號的眼皮變厚，抖動也會變大，如下圖所示。

如果我們將FPGA板上的近端遠(yuǎn)端串?dāng)_，電源噪聲同時(shí)施加，可以看到眼圖變得非常的模糊，眼高和眼寬分別只剩下28mv和61ps，如果再考慮到鏈路損耗等因素，針對這樣的眼圖，即使打開接收端均衡，可能也無法獲得低誤碼率的傳輸能力

上面我們舉了多種串?dāng)_因素所造成的對信號的影響，歸納來說，可以將串?dāng)_源歸類為傳輸線和電源：

? 傳輸線之間存在近端和遠(yuǎn)端串?dāng)_，導(dǎo)致眼圖閉合、抖動變大;

? 傳輸線與電源之間，可能互為干擾，如果以電源作為干擾源的角度來看，電源噪聲對高速信號可能會產(chǎn)生幅度干擾，也會通過PLL對信號相位抖動產(chǎn)生影響;如果以高速信號作為干擾源的角度，高速IO高低電平同步切換，會在寄生電感上產(chǎn)生地彈效應(yīng)V=L x di/dt，類似的也會在電源平面產(chǎn)生噪聲。我們將串?dāng)_的構(gòu)成總結(jié)如下。

對于高速無源鏈路來說，從頻域表達(dá)的傳遞函數(shù)是對鏈路間串?dāng)_程度描述的一個(gè)常用的方法，我們可以通過網(wǎng)絡(luò)儀VNA測量鏈路間近端或遠(yuǎn)端的插入損耗，對電纜或者PCB上相鄰鏈路間，分別測量NEXT或FEXT，定量反映在鏈路間頻域的傳遞特性。

通過ADS仿真工具或者示波器里的InfiniiSim工具可以加入S參數(shù)仿真干擾信號耦合到被侵害信號后的結(jié)果，但如果在實(shí)際在系統(tǒng)PCB級有源測試分析時(shí)，由于串?dāng)_源來自鏈路之間，也來自于電源，各種因素比較復(fù)雜。通過上述的串?dāng)_產(chǎn)生機(jī)制，我們了解了各種串?dāng)_因素對信號影響的特征，以前我也講過通過抖動趨勢分析可以分析出抖動的主要來源，但在復(fù)雜因素的綜合影響下，準(zhǔn)確定位串?dāng)_源在哪里非常有挑戰(zhàn)，也很難判斷各種串?dāng)_源對信號惡化的影響程度，現(xiàn)有的分析工具都比較有挑戰(zhàn)。

這里我為大家介紹Keysight的N8833A/B串?dāng)_分析工具，它可以通過實(shí)際測量到高速鏈路波形、電源波形，通過軟件算法計(jì)算理想波形及串?dāng)_源對受侵害信號的傳遞模型，計(jì)算串?dāng)_源對信號的影響程度，以及去除串?dāng)_后的波形，通過這些方式，在示波器內(nèi)對串?dāng)_問題進(jìn)行精確的定位和測量。

下面，我們通過一個(gè)實(shí)驗(yàn)來展示一下，如何使用串?dāng)_分析工具N8833A進(jìn)行串?dāng)_分析。

受限于樣機(jī)資源演示使用8G的示波器

僅使用其中兩同道進(jìn)行串?dāng)_分析

1高速鏈路間的串?dāng)_影響，我們打開遠(yuǎn)端串?dāng)_，利用N8834A分析工具(設(shè)置方法不此處贅述)，將串?dāng)_源設(shè)定為串行信號，軟件計(jì)算出來碼型長度，理想碼型，以及計(jì)算出信號間的傳遞模型，計(jì)算出串?dāng)_源對受侵害信號幅度的影響程度為14%，信號自身的ISI影響約是14%，軟件將串?dāng)_源影響移出后，下圖屏幕中間的波形可以看到眼高和眼寬的結(jié)果和文章前面提到的原始沒有打開串?dāng)_條件下的波形是比較接近的，另外，分析工具也可以對由于ISI的影響移除后的理想波形，這里我就不再展示。

2打開電源串?dāng)_源，使用N8833A串?dāng)_分析工具，將串?dāng)_類型設(shè)置為電源類型。

通過電源軌探頭N7020A探測電源，精確測量電源的高頻噪聲，以及精確測量紋波。下面這個(gè)實(shí)例，我們通過串?dāng)_分析工具，可以看到這個(gè)PLL電源噪聲對信號的幅度干擾只有1%，幾乎很小，但對于TIE也就是抖動的影響占比達(dá)到69%

降低串?dāng)_的方法：

現(xiàn)在行業(yè)內(nèi)也有不少關(guān)于降低串?dāng)_的研究，因?yàn)椴季值南拗疲岣咦呔€間隔或通過隔離地線屏蔽的方式成本較高，有一些研究通過走線方法來降低串?dāng)_，如微帶線走Tabbed-line走線等方式來線增加互容而降低互感效應(yīng)，從而抵消FEXT串?dāng)_;也有研究從疊層結(jié)構(gòu)上，微帶線和帶狀線在NEXT和FEXT表現(xiàn)不同，在不同層通過Tx和Rx鏈路通道交替走線或同向走線來降低串?dāng)_，由于篇幅的關(guān)系，這部分內(nèi)容在此處不詳細(xì)展開。當(dāng)然電源也是一個(gè)很重要的因素，改善電源完整性和PDN設(shè)計(jì)是一個(gè)非常重要的課題，本文也不再贅述。

總結(jié)：

本文探討了串?dāng)_形成的機(jī)理，以及在實(shí)際信號中的不同串?dāng)_呈現(xiàn)的特性，我們將各種串?dāng)_進(jìn)行分類，通過時(shí)域串?dāng)_分析工具N8833A，分析各種串?dāng)_源對受干擾信號惡化的影響程度，通過軟件算法推導(dǎo)出在沒有串?dāng)_源的情況下的理想波形，通過這些分析手段，幫助研發(fā)人員調(diào)試和分析串?dāng)_來源，從而有針對性的改善設(shè)計(jì)，提升產(chǎn)品的性能。

學(xué)完就有用武之地，用您的努力為自己贏得一個(gè)示波器吧!